# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# THIN FILM SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Patent Number:

JP6314787

Publication date:

1994-11-08

Inventor(s):

SUZAWA HIDEOMI; others: 01

Applicant(s):

SEMICONDUCTOR ENERGY LAB CO LTD

Requested Patent:

☐ JP6314787

Application Number: JP19940014889 19940113

Priority Number(s):

IPC Classification:

H01L29/784; H01L21/265; H01L21/324

EC Classification:

Equivalents:

CN1098227

#### Abstract

PURPOSE:To reduce leak current between a gate and a drain/source and provide breakdown strength for a high gate voltage by introducing an impurity of the conductivity type opposite to that of the source/drain at the edges of the semiconductor thin film of a thin film transistor to be used for an active matrix circuit, CONSTITUTION: For an active matrix circuit 73, extremely small leak current between a source and a drain and between a gate and the drain is required for a thin film transistor since charges must be held. A doping impurity of the conductivity type opposite to the conductivity type of the source/drain of the thin film transistor which constitutes the active matrix circuit 73 is introduced into the edges of the island-shaped semiconductor area of the thin film transistor for the active matrix circuit 73. On a substrate 801, the active matrix circuit 73, peripheral circuits 71 and 72 which drive the active matrix circuit 73 and a lot of writings 75 and 76 which connect the peripheral circuits with the active matrix circuit are provided.

Data supplied from the esp@cenet database - 12


#### (19) 日本国特許庁 (JP) (12) 公開特許公報 (A) (11)特許出顧公開番号 特開平6-314787 (43)公開日 平成6年(1994)11月8日 (51) Int.Cl.5 識別記号 **庁内整理番号** FΙ 技術表示箇所 H01L 29/784 21/265 21/324 $Z = 8617 - 4\dot{M}$ 9056-4M H01L 29/78 311 R 21/ 265 8617-4M 容査請求 未請求 請求項の数10 FD (全 11 頁) 最終頁に続く (21)出願番号 **特**與平6-14889 (71)出職人 000153878 株式会社半導体エネルギー研究所 (22)出庭日 平成6年(1994)1月13日 神奈川県厚木市長谷398番地 (72)発明者 須沢 秀臣 (31) 優先権主張番号 特顯平5-71104 神奈川県厚木市長谷398番地 株式会社半 (32) 優先日 平5(1993)3月5日 導体エネルギー研究所内 (33)優先権主張国 日本(JP) (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

### (54)【発明の名称】 薄膜半薄体装置およびその作製方法

#### (57)【要約】

【目的】 釋膜トランジスタにおいて、ゲイト電極・配 報と確膜半導体領域(活性層)との間の信頼性を向上さ せ、特性の改善を図る。

【構成】 寝膜半導体領域の始部、特にゲイト電極が機 断する部分に不純物領域(ソース、ドレイン)とは逆の 導電型を示す不純物を指入させることにより、ソース、 ドレイン間のリーク電流を減少させる。



(2)

特陽平6-314787

#### 【特許請求の範囲】

【簡求項1】 絶縁表面を有する基板上に形成された島 状の薄膜半導体領域と、前配半導体領域を機断するゲイ ト電板とを有する薄膜半導体装置において、前配半導体 領域の外側周辺部のうち、前記ゲイト電極の下の部分の 導電型は、前配半導体領域のソース、ドレイン領域の導 電形と逆の導電形であることを特徴とする薄膜半導体装 留

【請求項2】 請求項1において、該島状の薄膜半導体 領域はテーバー状のエッヂを有していることを特徴とす 10 る薄膜半導体装置。

【請求項3】 請求項1において、ソース、ドレイン領域の導電型と逆の導電型である領域の幅は、0.05~5μm、好ましくは、0.1~1μmであることを特徴とする薄膜半導体装置。

【請求項4】 請求項1において、島状の半導体薄膜の うち、ソース、ドレイン領域とは逆の導電形を示す部分 と実質的に同じ部分に酸素、炭素、窒素のうち、少なく とも1つの元素を有していることを特徴とする薄膜半導 体装置。

【請求項5】 局状の薄膜半導体領域を形成する工程 と、前配薄膜半導体領域の周辺部のうち少なくともゲイト電極が横断する部分に、ソース、ドレイン領域とは逆の導電形を示す不純物を選択的に導入する工程と、前記薄膜半導体領域を横断してゲイト電極を形成する工程と、前記ゲイト電極をマスクとして自己整合的に前記薄膜半導体領域に不純物を導入してソース、ドレイン領域を形成することを特徴とする薄膜半導体装置の作製方法。

【請求項6】 島状の薄膜半導体領域を実質的にアモル 30 ファス状態の半導体材料を用いて形成する工程と、前記 薄膜半導体領域の周辺部にソース、ドレイン領域とは逆の導電形を示す不純物を導入する工程と、前記薄膜半導体領域にレーザーもしくはそれと同等な強光を照射して結晶化させる工程と、前記薄膜半導体領域を横断してゲイト電極を形成する工程とを有することを特徴とする薄膜半導体装置の作製方法。

【請求項7】 非単結品半導体薄膜上に直接、もしくは 関接にマスク材を形成し、フォトリソグラフィー法によって、島状にパターニングをおこなう工程と、ドライエ 40 ッチング法もしくはウェットエッチング法によって、前 記マスク材のパターンにしたがって、前記半導体薄膜を 島状にエッチングする工程と、前記出状の半導体薄膜上 にマスク材を残した状態で、N型もしくはP型の不純物 のイオンを加速して照射する工程と、前記半導体薄膜を 横断してゲイト電極を形成する工程とを有することを特 像とする薄膜半導体装置の作製方法。

【 計求項8 】 計求項7において、該島状の半導体薄膜はテーパー状のエッヂを有していることを特徴とする薄膜半導体装置の作製方法。

【請求項9】 請求項8において、N型もしくはP型の不純物のイオンを加速して照射する工程の前後、もしくは同時に、島状の半導体薄膜のN型もしくはP型の不純物のイオンの照射された領域と実質的に同じ領域に酸素、炭素、窒素のうち、少なくとも1つの元素を導入する工程を有していることを特徴とする薄膜半導体装置の作製方法。

【請求項10】 基板上に海膜半導体装置によって構成された、アクティブマトリクス回路と、該アクティブマトリクス回路と駆動するための回路とを有する薄膜半導体集積回路において、該アクティブマトリクス回路に使用されている薄膜トランジスタの半導体薄膜のエッヂ部に選択的に該薄膜トランジスタのソース/ドレインとは逆の導電型を呈せしめる不純物が導入され、かつ、該薄膜トランジスタのゲイト電極が上配不純物の導入された部分を横断していることを特徴とする薄膜半導体集積回路。

【発明の詳細な説明】

[0001]

7 (産業上の利用分野)本発明は、薄膜集積回路に用いる回路素子、例えば、薄膜トランジスタ(TFT)の構造および作製方法に関するものである。本発明によって作製される薄膜トランジスタは、ガラス等の絶縁基板上、単新届シリコン等の半導体基板上に形成された絶縁体上、いずれにも形成される。

[0002]

[0003]

【従来の技術】 従来、薄膜トランジスタは、薄膜半導体 領域(活性層) を島状にバターニングして、形成した 後、ゲイト絶縁膜として、CVD法やスパッタ法によっ て絶縁被膜を形成し、その上にゲイト電板を形成した。

【発明が解決しようする課題】CVD法やスパッタ法で形成される絶縁、被膜はステップカパレージ(段差被優性)が悪く、信頼性や歩留り、特性に悪影響を及ぼしていた。図5には従来の典型的なTFTを上から見た図、およびその図面のA-A'、B-B'に沿った断面図を示す。TFTは英51上に形成され、導膜半導体領域は不純物領域(ソース、ドレイン領域、ここではN型の実質型を示す)53とゲイト電極57の下に位置し、実質的に真性のチャネル形成領域52に分けられ、この半導体領域を覆って、ゲイト絶縁膜55が設けられる。不純物領域53に対、層間絶縁物59を通してコンタクトホールが開けられ、電極・配線58が設けられる。

【0004】図から分かるように、ゲイト絶縁膜55の 半導体領域の端部における被覆性は著しく悪く、典型的 には平垣部の厚さの半分しか厚みが存在しない。一般に 島状半導体領域が厚い場合には甚だしい。特にゲイト電 極に沿ったA一A'断面からこのような被覆性の悪化が TFTの特性、信頼性、歩留りに及ぼす悪影響が分か る。すなわち、図5のA-A'断面図において点線円で

示した領域56に注目してみれば、ゲイト電極57の電 界が薄膜半導体領域の端部に集中的に印加される。すな わち、この部分ではゲイト始級膜の厚さが平坦部の半分 であるので、その重界強度は2倍になるためである。

JUL. 18. 2002 2:14PM

【0005】この結果、この領域56のゲイト絶縁膜は 長時間のあるいは高い電圧印加によって容易に破壊され る。ゲイト電極に印加される信号が正であれば、この領 城56の半導体もN型であるので、ゲイト電極57と不 純物領域58 (特に、ドレイン領域) が導通してしま い、信頼性の劣化の原因となる。また、ゲイト電標に通 10 常の電圧とは逆の電圧(Nチャネルトランジスタにおい てはドレインに正、ゲイトに負の電圧)を印加した場合 に、ソース/ドレイン間に流れる電流(オフ電流)が増 大してしまった。典型的には、このオフ電流を減少、で きれば1×10-12 A以下にすることができない。

【0006】また、ゲイト絶縁膜が破壊された際には、 何らかの負荷がトラップされることが起こり、例えば、 負の電荷がトラップされれば、ゲイト電極に印加される 電圧にほとんど関わりなく、領域 5 6 の半導体はN型を 呈し、ソース/ドレインと同一導電型のパス(通路)が 20 できてしまう。そのため2つの不純物領域58が、島状 の半導体領域の側周辺部分で電気的に導通することとな り、特性を劣化させる。また、以上のような劣化を引き 起こさずにTFTを使用するには、半分の電圧しか印加 しないようにするしかない。しかし、それではTFTの 性能を十分に利用することができない。

【0007】また、TFTの一部にこのような弱い部分 が存在するということは製造工程における帯電等によっ て容易にTFTが破壊されることであり、歩留り低下の 大きな要因となる。本発明はこのような問題を解決する 30 ことを課題とする。

#### [0008]

【発明を解決するための手段】本発明では、このように 電気的に弱い領域の半導体をソース、ドレインを構成す る不鈍物領域の導電型と逆にすることによって補うこと を特徴とする。そして、その領域を0.05~5 µm、 好ましくは0. 1~1μmの幅(上方から見た平坦部で の幅)に作ることにより電流リークを抑止することであ る。本発明の典型的な構造を図1に示す。図1も図5と 同様にTFTを上から見た図面と、そのA-A'、B- 40 B'断面の断面図を示している。 TFTは基板11上に 形成され、薄膜半導体領域は不純物領域(ソース、ドレ イン領域、ここではNチャネル型TFTであるためN型 の導電型を示し、また、外側の周辺部はP型の不純物の ホウ索を1×1014~3×1011cm-1の濃度に添加し た。また、他方、Pチャネル型TFTではP型のソー ス、ドレインとし、眩倒域にはN型の不純物を添加す る) 13とゲイト電極17の下に位置し、実質的に実性 のチャネル形成領域12に分けられ、この半導体領域を

3には、層間絶縁物19を通してコンタクトホールが関 けられ、電極・配線18が設けられる。

【0009】図5で示した従来のTFTと異なる点は、 少なくともゲイト電板の下部の島状の半導体領域10の 周辺部、すなわち領域の外側端部に、不純物領域(ソー ス、ドレイン領域) 13の導電形とは逆の導電形の領域 14を設けたことである。例えば、不純物領域がN型で あれば、領域14にはP型の導電型を示す不純物を導入 し、不純物領域がP型であれば、領域14にはN型の導 電型を示す不純物を導入する。特に領域14の不純物濃 度はゲイト電極に印加した電圧によって反転しない程度 の十分なドーピング(具体的には1×10<sup>15</sup>~3×10 !『cm-3、好ましくは、1×10!9~1×10!7c m<sup>-3</sup>) が望まれる。この不純物濃度が、1×10<sup>14</sup> cm - 『またはそれ以上となると、ドレインとの耐圧が弱くな り、アバランシ土・ホット・キャリヤが発生してしま う。なお、ゲイト電板の下の部分以外においては、不純 物領域13のド十ピングの際に、領域14の導電型が反 転してしまうことがあるが、実質的に何ら問題はない。

【0010】この領域14の効果に関して、A-A' 断 面の領域16に注目して説明する。従来のTFTの堪合 と同様に、このような半導体領域の蛸部におけるゲイト 絶縁膜の被覆性は良くない。したがって、この部分では ゲイト絶縁膜が破壊されて、ピンホールが生じたり、電 荷がトラップされたりする。ピンホールが生じた場合を 考える。従来であれば、ゲイト電極に印加された電圧に よってチャネル形成領域12のうち、領域16の部分も 不純物領域13と同じ導電型に変化しているのである が、本発明におりては、この領域14は不純物領域とは 逆の導電型にドーピングされているので、ゲイト電極に **領圧が印加されても導電形が反転しないか、少なくとも** 良好な導電性を示さない。

【0011】このため、特にゲイト電極とドレイン領域 間のリーク電流を著しく低減せしめることができる。ま た、ゲイト絶縁膜の破壊によって好ましくない電荷がト ラップされた場合においても、領域16では半導体領域 の導電型が不純物領域のものと同じではないので、ソー ス領域とドレイン領域が導通することは防止できる。こ のようにゲイト絶縁膜が破壊されても特性や信頼性に間 **頭が生じないのであれば、使用時の電圧の制限は少なく** なり、また、製造時の静電破壊等による不良品の発生の 確率も低下し、歩留りが向上する。

【0012】図1においては薄膜半導体領域のゲイト電 極の横断する側の端部全てに不純物領域13とは逆の導 個型の領域14を設けた様子を示したが、このような領 域は少なくともゲイト整極の下の領域に設けられれば十 分であることは、以上の説明から明らかであろう。ま た、領域14には、上配P型(もしくはN型)不純物以 外に、炭素、窒素、酸素等を添加すると、領域14の抵 覆って、ゲイト絶縁膜15が設けられる。不純物領域1 50 抗が増加するため、一層、耐圧が向上し、信頼性の高い

特開平6−314787

TFTが得られた。以下に実施例を示し、さらに本発明 を説明する。

[0013]

#### 【実施例】

〔実施例1〕 図2に本実施例の作製工程の断面図を示 す。本実施例を含めて、以下の実施例の図面では、TF Tの断面図のみを示し、いずれも左側にはゲイト電極に 垂直な面(図1、図5の断面B-B に相当)を有する TFTを構成し、また、右側にはゲイト電極に平行な面 (図1、図5の断面A-A'に相当)を有するTrTを 10 構成する例を示す。

【0014】まず、基板(コーニング7059) 20上 にプラズマCVD法またはスパッタリング法によって序 さ2000人の酸化珪素または空化珪素、あるいはそれ らの多層膜の下地膜21を形成した。さらに、プラズマ CVD法によって、厚さ300~1500A、例えば1 000人のアモルファスシリコン膜を堆積した。 連続し て、スパッタリング法によって、厚さ200人の酸化珪 素膜を保護膜として堆積した。そして、これを遺元雰囲 気下、600℃で48時間アニールして結晶化させた。 結晶化工程はレーザー等の強光を用いる方式でもよい。 そして、得られた結晶シリコン膜をパターニングして、 島状シリコン領域22a、22bを形成した。局状シリ コン膜の上には保護膜23a、23bがそれぞれ乗って いる。この保護膜は、その後のフォトリソグラフィーエ 程において、島状シリコン領域が汚染されることを防止 する作用がある。

【0015】次に全面にフォトレジストを塗布して、公 知のフォトリソグラフィー法によって、レジスト24  $\sim 5 \,\mu$ m、好ましくは 0.  $1 \sim 1 \,\mu$ mの幅に形成した。 そして、このレジストをマスクとしてホウ素を1×10 15~3×1016cm-3、好ましくは1×1016~1×1 017 c m-1の機度に導入した。ホウ素の導入にはプラズ マドーピング法を用いた。ドーピングガスとしてはジボ ラン(B2 Ha) を用い、 rfパワー10~30W、例 えば10Wで放電させてプラズマを発生させ、これを加 速電圧20~60kV、例えば20kVで加速して、シ リコン領域に導入した。ドーズ量は、1×10<sup>13</sup>~5× とした。この結果、P型の領域25a、25b、i25 c、25dを形成した。(図2(A))

【0016】次に、スパッタリング法またはプラズマC VD法によって厚さ500~1500A、例えば100 0 人の酸化珪素膜26をゲイト絶縁膜として堆積し、引 き続いて、減圧CVD法によって、厚さ6000~80 00人、例えば6000人のシリコン膜(0.1~2% の燐を含む)を堆積した。なお、この酸化珪素とシリコ ン膜の成膜工程は連続的におこなうことが望ましい。そ 7 bを形成した。これらの配線は、いずれもゲイト電極 として機能する。(図2 (B))

【0017】次位、プラズマドーピング法によって、シ リコン領域に配線27aをマスクとして不純物(燐)を 住入した。ドーピングガスとして、フォスフィン (PH 3 ) を用い、加速電圧を60~90kV、例えば80k Vとした。ドー才量は1×1014~8×1014cm-1、 例えば、先のホウ素のドーズ量よりも大きい5×10日 cm<sup>-1</sup>とした。その後、還元券囲気中、600℃で48 時間アニールすることによって、不純物を活性化させ た。このようにして不純物領域28a、28bを形成し た。この場合には、先に形成されたホウ素領域のうち、 後から燐が導入されなかった領域25c、25dはP型 を示すのに対し、偽が導入された領域25a、25bは 多量の燐のドーピングによってN型になっているが、本 発明の技術思想からは何ら問題はない。(図2(C)) 【0018】続いて、厚さ3000Aの酸化珪素膜を層 問絶獄物としてプラズマCVD法によって形成し、これ にコンタクトホールを形成して、金属材料、例えば、寒 20 化チタンとアルミニウムの多層膜によって配線29 a、 29 b を形成した。配線29 a は配線27 b とTFTの 不純物領域の一方28bを接続する。以上の工程によっ て半導体回路が完成した。(図2(D))

【0019】〔実施例2〕 図3に本実施例の作製工程 の断面図を示す。基板(コーニング7059)301の 絶縁表面上にスパッタリングによって厚さ2000人の 酸化珪素の下地腺302を形成した。さらに、プラズマ CVD法によって、厚さ500~1500A、例えば1 000人のアモルファスシリコン膜を堆積した。連続し a、24bを残してバターニングし、その幅は0.05 30 て、スパッタリング法によって、厚さ200Aの酸化珪 素膜を保護膜として堆積した。そして、これを還元雰囲 気下、600℃で48時間アニールして結晶化させた。 結晶化工程はレーザー等の強光を用いる方式でもよい。 そして、得られた結晶シリコン膜を公知のフォトリソグ ラフィー法によってバターニングして、島状シリコン領 城303a、303bを形成した。鳥状シリコン膜の上 には保護膜が残されている。また、エッチングに用いた フォトレジストのマスク304a、304bも残されて いる。なお、このエッチング工程においては等方エッチ 10<sup>15</sup> cm<sup>-2</sup>、例えば、3×10<sup>14</sup>~1×10<sup>15</sup> cm<sup>-2</sup> 40 ング法(例えば、根衡フッ酸によるウェットエッチン グ) を用い、半導体領域の側端部を図に示すようにテー バー状とした。 この角度は基板表面については30~6 0°を有せしめた。この図面では半導体領域303aは TFTとし、また、半導体領域303bは他の回路であ るキャパシタとした。

【0020】次に、このレジストをマスクとしてホウ素 を導入した。ホウ素の導入にはプラズマドーピング法を 用いた。ドーピングガスとしてはジボラン(Bz Hs) を用い、加速電圧20~60kV、例えば20kVで加 して、シリコン膜をパターニングして、配線27a、2 50 速して、シリコン領域に導入した。ドーズ量は、1×1 011~5×101(cm-1、例えば、1×101(cm-1と した。この結果、P型の領域305a、305b、30 5c、305dを形成した。(図3(A))

【0021】次に、スパッタリング法によって厚さ10 00人の酸化珪素膜306をゲイト絶縁膜として堆積 し、引き続いて、スパッタ法によって、厚さ40d0~ 8000人、例えば6000人のアルミニウム膜 (0. 2 異量%のスカンジウムを含む)を堆積した。なお、こ の酸化珪素とアルミニウム膜の成膜工程は連続的におこ なうことが望ましい。そして、アルミニウム膜をパター 10 ニングして、配線307a、307bを形成した。これ らの配線は、いずれもゲイト電極として機能する。さら に、このアルミニウム配線の表面を腸極酸化して、表面 に酸化物局309a、309bを形成した。隔極酸化の 前に感光性ポリイミド(フォトニース)によって後でコ ンタクトを形成する部分にマスク308を選択的に形成 した。陽極酸化の際には、このマスクのために、この部 分には陽極酸化物が形成されなかった。

【0022】陽極酸化は、酒石酸の1~5%エチレング は2000Aであった。次に、プラズマドーピング法に よって、シリコン領域に配接3078および酸化物30 9 aをマスクとして不純物(燐)を注入した。ドーピン グガスとして、フォスフィン(PH。)を用い、加速電 圧を60~90kV、例えば80kVとした。ドース量 は1×10<sup>15</sup>~8×10<sup>16</sup>cm<sup>-2</sup>、例えば、先の水ウ素 のドーズ量よりも大きい5×101fcm-2とした。この ようにしてN型の不純物領域310a、310bを形成 した。この際には、実施例1の場合と尚様に先に形成さ れたホウ素のドーピングされた領域305a、305ト はN型に転換している。(図3(B))

【0023】その後、レーザーアニール法によって不純 物の活性化をおこなった。レーザーとしてはKェドエキ シマーレーザー (波長248 nm、パルス幅20 nse c)を用いたが、その他のレーザー、例えば、XeFエ キシマーレーザー(放長353nm)、XeClエキシ マーレーザー(波長308nm)、AFFエキシマーレ ーザー(波長193mm)等を用いてもよい。レーザー のエネルギー密度は、200~350m3/cm²、例 えば250mJ/cm<sup>2</sup> とし、1か所につき2 $\sim$ 10>40 ョット、何えば2ショット服射した。レーザー服射時 に、基板を200~450℃程度に加熱してもよい。基 板を加熱した場合には最適なレーザーエネルギー密度が 変わることに注意しなければならない。 なお、レーザー **照射時にはポリイミドのマスク308を残しておいた。** これは輸出したアルミニウムがレーザー照射によってダ メージを受けるからである。レーザー照射後、このポリ イミドのマスクは酸素プラズマ中にさらすことによって 簡単に除去できる。

なり、ゲイト電板の下のホウ素の注入された領域305 c、305dはリーザー光が入射しないので、活性化率 が低いが、イオンの注入の際に結晶性が破壊されている ので極めて大きな抵抗として機能し、リーク電流を低下 させる目的では効果的であった。(図3 (C))

しかし、他方、図3(A)にてテーバー状の側端部を有 する島状領域を作り、その後、ホウソをイオン注入して 形成した。さらは、レーザー光を50~350mJ/c m<sup>1</sup> で照射し、島状領域の全てを結晶化せしめた。する と、側単部はP型化し、内部はI型の真性または実質的 に真性の導電型を有せしめて、さらに前記した如く、ゲ イト絶縁膜、ゲイト電極、ソース/ドレインを形成すれ ばよい、かくすると、ゲイト電極下の島状電域端部も十 分結晶化された P、もしくは P・型領域とすることがで き、N型のソース/ドレイン間のリークを防ぐことがで きる.

【0025】続いて、厚さ3000人の酸化珪素膜31 1を眉間絶縁物としてプラズマCVD法によって形成 し、これにコンダクトホールを形成して、金属材料、例 リコール溶液中でおこなった。得られた酸化物層の厚さ 20 えば、変化チタンとアルミニウムの多層膜によって配線 312a、312bを形成した。配線312aは配線3 076とTFTの不純物領域の一方3106を接続す る。以上の工程によってTFT313a(図ではゲイト 電極に垂直な断層) および313b (図ではゲイト重極 に平行な断面)が完成した。(図3(D))

> なお、本実施例はおいて、TFTのソースもしくはドレ インの電極のいずれかを設けなければゲイト電極と残り の不純物領域の間にキャパシタが形成されることは明ら かであろう。し対がって、本実施例と同等な手段を用い ても、耐圧が高い、リークが少ない等の優れた特性を信 額性を有するキャパシタが得られる。 そして、このよう にして形成したTFTおよびキャパシタを用いてアクテ ィブマトリクス型液晶ディスプレーの画素回路を構成し てもよい。本発明のTFTにより、オフ電流を1pAま たはそれ以下とすることができ、十分な機能を有せしめ ることができた。

> 【0026】〔男施例3〕 図4に本実施例の作製工程 の断面図を示す。基板(コーニング7059)40上に スパッタリングはよって厚さ2000人の酸化珪素の下 地膜41を形成した。さらに、プラズマCVD法によっ て、厚さ500~1500Å、例えば1500Åのアモ ルファスシリコン膜を堆積した。そして、得られたアモ ルファスシリコン膜をパターニングして、島状シリコン 領域42 a、42 bを形成した。

【0027】次ば全面にフォトレジストを堕布して、公 知のフォトリソグラフィー法によって、レジスト43 a、43 b を残してパターニングした。そして、このレ ジストをマスクとしてホウ素を導入した。ホウ素の導入 にはブラズマドーピング法を用いた。この結果、P型の 【0024】なお、本実施例では、実施例1の場合と異 50 領域44a、44b、44c、44dを形成した。 (図

特開平6-314787

4 (A))

【0028】次にフォトレジストを残したまま、スパッ 夕法によって厚さ1000Aの酸化珪素膜45aを堆積 した。(図4(B))

9

そして、フォトレジストを剥離することによって、その 上に形成されていた酸化珪素膜まで除去した。フォトレ ジストの存在していなかった部分にはそのまま酸化珪素 膜が残る。これを遠元雰囲気下、600℃で48時間ア ニールして結晶化させた。結晶化工程はレーザー等の強 光を用いる方式でもよい。

【0029】次に、スパッタリング法によって厚さ10 00人の配化珪索膜45bをゲイト絶縁膜として堆積 し、引き続いて、減圧CVD法によって、厚さ6000 ~8000人、例えば6000人のシリコン膜(0, 1 ~2%の燐を含む)を堆積した。なお、この酸化珪素と シリコン膜の成膜工程は連続的におこなうことが望まし い。そして、シリコン膜をパターニングして、配線46 a、46bを形成した。これらの配線は、いずれもゲイ ト電極として機能する。また、島上シリコン領域の周辺 部(先にホウ素が注入された領域)に注目すると、ここ 20 では絶縁膜の厚さが酸化珪素45 a および45 b によっ て、約2倍になっている。そのため、ゲイト絶縁膜の破 趣を防ぐうえで効果的である。 (図4 (C))

【0030】次に、プラズマドーピング法によって、シ リコン領域に配線46aをマスクとして不純物(燐)を 注入した。ドーピングガスとして、フォスフィン (PH 」) を用いた。その後、還元雰囲気中、600℃で48 時間アニールすることによって、不純物を活性化させ た。このようにして不純物領域47a、47bを形成し た。続いて、厚さ3000人の酸化珪素膜48を層間絶 30 縁物としてプラズマCVD法によって形成し、これにコ ンタクトホールを形成して、金属材料、例えば、窒化チ タンとアルミニウムの多層膜によって配線49 a、49 bを形成した。配線49aは配線46bとTFTの不純 物領域の一方47トを接続する。以上の工程によって半 導体回路が完成した。(図4(D))

本実施例によって、歩留りが従来の2倍以上に改善され た。また、TFTの特性の悪化は特に認められなかっ た。逆に使用に耐えうる最大便圧が従来の1、5~2倍 に上昇したために、最高動作速度が2~4倍上昇した。 【0031】〔実施例4〕 図6に本実施例を示す。ま ず、基板60上に厚さ1000~3000Aの酸化珪素 の下地膜61を形成した。さらに、プラズマCVD法や LPCVD法によってアモルファスシリコン歳を100 ~5000人、好ましくは300~1000人堆積し た。アモルファスシリコン膜上には保護膜として、酸化 **珪索膜を100~500Å堆積した。そして、公知のフ** オトリソグラフィー法によってレジストのマスク63 a、63bを形成し、ドライエッチング法によって、ア きのエッチング条件は、以下のようであった。

10

: 500W RFバワー

圧力 :100mTorr

ガス流量

CF4 :50sccm O2 ; 45 sccm

【0032】この結果、図6(A)に示すように、島状 のシリコン領域62a、62bが得られたが、そのエッ **ヂ部は図のようにテーパー状になっていた。このテーパ** 10 一の角度は20~60°であった。エッチングにおい て、比率CF、 🖊 🖸 こが大きくなると、このようなテー パー状のエッチを得ることはできなかった。次に、この レジストをマスクとしてボウ索を導入した。空素の導入 にはプラズマドーピング法を用いた。ドーピングガスと してはジボラン (B2 He) を用い、加速電圧20~6 0 k V、例えば20 k Vで加速して、シリコン領域に導 入した。ドーズ量は、1×10<sup>14</sup>~5×10<sup>14</sup> c m<sup>-2</sup>、 例えば、1×1 b<sup>15</sup> c m<sup>-2</sup> とした。この結果、レジスト がなかった、もしくは、薄かったシリコン領域のエッチ 部64a、64b、64c、64dに選択的にホウ素が ドーピングされた。 (図6 (A))

さらに、プラズマドーピング法によって、連続的に窒素 をドーヒングリた。ドーヒングガスとしては窒素 (N1) を用い、加速電圧20~60kV、例えば20 kVで加速して、シリコン領域に導入した。ドーズ量 は、1×10<sup>14</sup>~5×10<sup>16</sup> cm<sup>-2</sup>、例えば、1×10 14 c m 1 とした。この結果、シリコン領域のエッデ部 6 4 a、64b、64c、64dに窒素がドーピングされ

【0033】その後、フォトレジストのマスク材63 a、63bと、その下の保護膜を除去し、島状のシリコ ン膜を露出させた状態で、KFFエキシマーレーザー (波長248nm、パルス幅20nsec) を照射し て、アモルファスシリコンの結晶化をおこなった。レー ザーとしては、XeCIエキシマーレーザー(波長30 8ヵm、パルス幅50ヵsec)を用いてもよかった。 その後、スパッタ法もしくはプラズマCVD法によっ て、厚さ1000~1500人の酸化珪素膜65を形成 し、引き続き、厚さ1000A~3 umのアルミニウム (1wt%のS)、もしくは0、1~0、3wt%のS c(スカンジウム)を含む)膜を電子ビーム蒸着法もし くはスパッタ法によって形成した。

【0034】そして、その表面に公知のスピンコート往 によってフォトレジストを塗布し、公知のフォトリソグ ラフィー法によって、パターニングをおこなった。そし て、燐酸によって、アルミニウム膜のエッチングをおこ なった。このようにして、ゲイト電極・配線66a、6 6 bを形成した。なお、ゲイト電極・配線上にはフォト レジストのマスク67a、67bをそのまま残存させて モルファスシリコンのエッチングをおこなった。このと 50 おいた。また、オーバーエッチのために、ゲイト電極・

特開平6-314787

11

配線の側面はフォトレジストの側面よりも内側にある。 (図6(B))

【0035】この状態で、プラズマドーピング法によっ て、TFTの活性半導体層62a、62bに、フォトレ ジスト67a、67bをマスクとして不純物(燐)を注 入し、N型のソース68a、ドレイン68bを形成し た。ここで、フォトレジスト67aに対して、ゲイト電 極66aは距離xだけ内側にあるため、図に示したよう に、ゲイト電極とソース/ドレインが重ならないオフセ ット状態となっている。距離xは、アルミニウム配線の 10 際のエッチング時間を加減することによって増減でき る。xとしては、 $0.3\sim5\mu$ mが好ましかった。(図 6 (C))

【0036】その後、フォトレシスト67a、67bを 剥離し、KェFエキシマーレーザー (彼長248 hm、 パルス幅20nsec)を照射して、括性層中に導入さ れた不純物イオンの活性化をおこなった。 (図 6 (D))

最後に、全面に層間絶縁物69として、プラズマCVD 法によって酸化珪素膜を厚さ2000Å~1μm形成し 20 た。さらに、TFTのソース68a、ドレイン68bに コンタクトホールを形成し、アルミニウム配線70a、 70bを2000A~1µm、例えば5000Aの厚さ に形成した。このアルミニウム配線の下ににパリヤメタ ルとして、例えば窒化チタンを形成するとより一層、信 類性を向上させることができた (図6 (E))

【0037】 (実施例5) 以上の実施例1~3はTF T単体素子に関する作製プロセスを述べたものである が、もちろん、このようにして得られるTFT索子は集 積化して薄膜半導体回路としてもよい。その際には、以 30 下の実施例に示すように基板上の特定の回路のみに本発 明を実施することが効果的である。例えば、液晶表示装 置のように基板上にアクティブマトリクス回路と、それ を駆動する周辺回路が設けられている場合等において、 アクティブマトリクス回路にのみ本発明を実施するよう な場合である。

【0038】アクティブマトリクス回路においては、電 荷保持の必要からTFTはソースノドレイン間、ゲイト **/ドレイン間のリーク電流が極力小さいことが要求され** る。本発明のTFTはこのような目的に適している。こ 40 のような場合には、最初にアクティブマトリクス回路を 構成するTFTのソース/ドレインの導性型とは逆のド ーピング不純物をアクティブマトリクス回路のTFTの 島状半導体領域のエッヂ部に導入し、その際には、周辺 回路部をメタルマスク等の簡便なマスクで覆えばよい。 図7にその例を示す。図7(A)は、基板801上に、 アクティブマトリクス回路73とそれを駆動するための **岡辺回路 7 1、 7 2 および周辺回路とアクティブマトリ** クス回路とを接続するための多数の配線75、76が設

回路 7 3 にはTFTを1つ有する 国素 7 4 が多数存在す る。このようなブロック構成の集積回路においては、周 辺回路71と72をマスク77で覆う。

12

【0039】一方、周辺回路がアクティブマトリクス回 路の上下左右に存在する場合には、マスク78は図7 (B) のようになる。以下にこのような集積回路の作製 プロセスについて図8を用いて配述する。なお、図8に おいては、TFTのゲイト電極に垂直な断面(図1のB -B' 断面に相当) のみを示す。基板801上に厚さ1 000~4000人、例えば2000人の酸化珪素、窒 化珪素、あるいは窒化アルミニウムの単層、あるいはこ れらを材料とする多層膜等によって下地膜802を形成 した。さらに、原さ200~1500点、例えば500 Aのアモルファスシリコン膜、および保護膜として厚さ 100~500人、例えば200人の酸化珪素膜を堆積 した。アモルファスシリコン膜は550~650℃でア ニールすることによって結晶化させた。そして、実施例 4と何様にレジストのマスク805、806を形成し、 ドライエッチング法によって、アモルファスシリコンの エッチングをおこなった。

【0040】この結果、図8(A)に示すように、島状 のシリコン領域803、804が得られたが、そのエッ **ゲ部は実施例4と同様テーバー状になっていた。次に、** このレジストをマスクとしてドーピング不純物を導入し た。本実施例で世アクティブマトリクスのTFTのソー スノドレインはP型とするために、N型の不純物、例え ば、癖を導入した。癖の導入にはプラズマドーピング法 を用いた。ドーセングガスとしてはフォスフィン (PH ı) を用い、加速電圧20~60kV、例えば20kV で加速して、シリコン領域に導入した。ドーズ量は、1 ×1014~5×1016cm-7、例えば、1×1016cm ・・・ とした。また、このドーピングの際には、メタルマス ク807によって周辺回路(図の領域803に相当)を 覆っておき、アクティブマトリクス領域(図の804に 相当)のみを露出させた。この結果、レジストがなかっ た、もしくは、薄かったシリコン領域804のエッデ部 808に燐がド十ピングされた。一方、メタルマスク8 07で使われて中たシリコン領域803には実質的に構 はドーピングされなかった。 (図8(A))

【0041】その後、フォトレジストのマスク材80 5、806と、その下の保護膜を除去し、スパッタ法も しくはプラズマCVD法によって、厚さ1000~15 00Aの酸化珪素膜809を形成し、引き続き、厚さ1 000A~3μmのアルミニウム (1wt%のSi、も しくは0.1~0.3wt%のSc (スカンジウム)を 含む)膜を電子ビーム蒸着法もしくはスパッタ法によっ て形成した。酸化珪素膜809の形成の前にレーザー光 等の強光、例えば、KrFエキシマーレーザー、XeC 1エキシマーレーザー等のレーザー光を照射することに けられている様子を示している。アクティブマトリクス 50 よって結晶化を助長せしめてもよかった。

特開平6-314787

【0042】その後、アルミニウム膜のエッチングをおこない、得られたアルミニウム配線の周囲に実施例2と 同様に陽極酸化物層を形成し、ゲイト電極・配線81 0、811、812を形成した。(図8(B))

13

0、811、812を形成した。(図8(B))
この状態で、イオンドーピング法によって、TFTの活性半導体層803、804に、P型不純物としてはホウ素、N型不純物としては焼をプラズマドーピング法によって注入し、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射して、活性層中に導入された不純物イオンの活性化をおこなった。この結 10果、N型不純物領域813、814、P型不純物領域815~818が形成された。先に傾イオンの注入された領域808は、この工程によってP型の領域819、820となったが、横の存在によって、他のソース、ドレイン領域よりはP型は弱かった。(図8(C))

【0043】最後に、全面に解問絶級物821として、プラズマCVD法によって酸化珪素膜を厚さ2000人~1μm形成した。そして、スパッタ法によって『TO(インジウム螺酸化物)膜を500~1000人、例えば800人堆積し、これをパターニング・エッチングし 20で、面素電極822を形成した。さらに、TFTのソース、ドレインにコンタクトホールを形成し、アルニーウムと窒化チタンの多層膜によって配線823~827を形成した。以上によって、アクティブマトリクス、回路と、それを駆動するための周辺回路を有する薄膜半導体集積回路を形成することができた。(図8(D))

【発明の効果】本発明によって、薄膜半導体装置の歩留りを向上させ、また、その信頼性を高め、最大限を特性を引き出すことが可能となった。本発明の薄膜半導体装 30 置は、特に、ゲイトードレイン間、ゲイトーソース間のリーク電流が低く、高いゲイト電圧にも耐えられる等の特徴から被晶ディスプレーのアクティブマトリクス回路における画素制御用のトランジスタとして好ましい。

[0044]

【0045】本発明ではNチャネル型のTFTを例にとって説明したが、Pチャネル型TFTや同一基板上にN

チャネル型とPデャネル型の混在した相捕型の回路の場合も同様に実施できることは言うまでもない。また、実施例に示したような簡単な構造のものばかりではなく、例えば、特質平5-256567に示されるようなソース/ドレインにシリサイドを有するような構造のTFTに用いてもよい。本発明はTFTを中心として説明を頂域に複数のゲイト電極を有する薄膜集積回路、メクタにも適用できることは言うまでもない。さらに、実施の多において示したように、海膜集積回路の特定の部分子の特性を生かした回路を作成することができた。このように本発明は工業上、有益な発明である。

74


## 【図面の簡単な説明】

- 【図1】 本発明のTFTの構成例を示す。
- 【図2】 実施例1のTFTの作製工程断面を示す。
- 【図3】 実施例2のTFTの作製工程断面を示す。
- 【図1】 実施例3のTFTの作製工程断面を示す。
- 【図5】 従来のTFTの構成例を示す。
- 【図6】 実施例4のTFTの作製工程断面を示す。
- 【図7】 実施例5の脊膜集積回路のプロック図を示す。

【図8】 実施例5の薄膜集積回路の作製工程断面を 示す。


## 【符号の説明】

- 10・・・島状半導体領域
- 11・・・基板
- 12・・・チャネル形成領域 (実質的に真性)
- 13・・・不純物領域(ソース、ドレイン)
- 14・・・ドーピング領域(不純物領域とは逆の導電型の不純物を含む)
- 15・・・ゲイト 絶縁膜
- 16・・・島状半導体領域の端部
- 17・・・ゲイト電磁
- 18・・・ソース、ドレイン電極



(10)

特開平6-314787



フロントページの続き

(51) Int. Cl. 3

離別配号 庁内整

8617-4M 9056-4M FI

(B)

H 0 1 L 21/265

29/78 311 S

技術表示箇所

<del>--845--</del>